무어의 법칙

덤프버전 :


'''[[전기전자공학과|{{{#fff 전기·전자공학

Electrical & Electronic Engineering
]]'''
{{{#!wiki style="margin:0 -10px -5px; min-height:calc(1.5em + 5px)"
[ 펼치기 · 접기 ]
학문
기반 학문
연관 학문
물리학​(전자기학​(회로이론 · 전자 회로 · 논리 회로) · 양자역학 · 물리화학 · 열역학 · 응집물질물리학) · 화학
수학​(공업수학 · 수치해석학 · 위상수학 · 미분방정식 · 대수학​(환론 · 표현론) · 선형대수학 · 이론 컴퓨터 과학 · 컴퓨터 공학​(프로그래밍 언어​(HDL · VHDL · C · C++ · 파이썬 · 베릴로그)) · 재료공학 · 제어 이론
전기·전자 관련 정보
제품
소자
스마트폰 · CPU · GPU​(그래픽 카드) · ROM · RAM · SSD · HDD · MPU · CCD · eMMC · USB · UFS · LCD · LED · OLED · AMOLED · IoT · 와이파이 · 스마트 홈 · 마그네트론 · 마이크 · 스피커 · 배터리
다이오드 · 진공관 · 트랜지스터​(BJT · FET · JFET · MOSFET · T-FT) · CMOS · 저항기 · 태양전지 · 연산 증폭기 · 사이리스터 · GTO · 레지스터​(IGBT) · 펠티어 소자 · 벅컨버터
용어
클럭 · 집적 회로 · ASIC · CPU 관련​(BGA · 마이크로아키텍처 · GPS · C-DRX · 소켓) · 전계강도계 · 축전기 · CMCI · 전송선 · 양공 · 도핑(반도체) · 이미터 · 컬렉터 · 베이스
이론 & 연구
반도체​(P형 반도체 · N형 반도체) · 디스플레이 · 논리 회로​(보수기 · 가산기 · 플립플롭 · 논리 연산) · 전자 회로 · RLC 회로 · PFC · DSP · 히스테리시스 곡선 · 휘트스톤 브릿지 · 임베디드 시스템
공식 및 법칙
전자기 유도 · 가우스 법칙 · 비오-사바르 법칙 · 무어의 법칙 · 키르히호프의 법칙 · 맥스웰 방정식 · 로런츠 힘 · 앙페르 법칙 · 드모르간 법칙 · 페르미 준위
자격증

전기 계열
전자 계열
기타
기​능​사
전기기능사 · 철도전기신호기능사
전자기기기능사 · 전자계산기기능사 · 전자캐드기능사
신재생에너지발전설비기능사(태양광)
기​사
전기기사 · 전기산업기사 · 전기공사기사 · 전기공사산업기사 · 전기철도기사 · 전기철도산업기사 · 철도신호기사 · 철도신호산업기사
전자기사 · 전자산업기사 · 전자계산기기사 · 전자계산기제어산업기사
소방설비기사 · 신재생에너지발전설비기사(태양광)
로봇소프트웨어개발기사 · 로봇하드웨어개발기사 · 로봇기구개발기사
기​능​장 및 기​술​사
전기기능장 · 건축전기설비기술사 · 발송배전기술사 · 전기응용기술사 · 전기안전기술사 · 철도신호기술사 · 전기철도기술사
전자기기기능장 · 전자응용기술사




[ 펼치기 · 접기 ]
기반 학문
수학 (해석학 · 이산수학 · 수리논리학 · 선형대수학 · 미적분학 · 미분방정식 · 대수학 (환론 · 범주론) · 정수론) · 이론 컴퓨터 과학 · 암호학 · 전자공학 · 언어학 (형태론 · 통사론 · 의미론 · 화용론 · 음운론) · 인지과학
SoC · CPU · GPU(그래픽 카드 · GPGPU) · ROM · RAM · SSD · HDD · 참조: 틀:컴퓨터 부품
기술
기계어 · 어셈블리어 · C(C++ · C\#) · Java · Python · BIOS · 절차적 프로그래밍 · 객체 지향 프로그래밍(디자인 패턴) · 해킹 · ROT13 · OTP · IoT · 와이파이 · GPS · 임베디드 · 인공신경망 · OpenGL · EXIF · 마이크로아키텍처 · ACPI · UEFI · NERF · gRPC · 리버스 엔지니어링 · HCI · UI · UX · 대역폭 · DBMS · NoSQL · 해시(SHA · 브루트 포스 · 레인보우 테이블 · salt · 암호화폐) · RSA 암호화
연구및 기타 문서
논리 회로(보수기 · 가산기 · 논리 연산 · 불 대수 · 플립플롭) · 정보이론 · 임베디드 시스템 · 디자인 패턴 · 데이터베이스 · 프로그래밍 언어{컴파일러(어셈블러 · JIT) · 인터프리터 · 유형 이론} · 메타데이터 · 기계학습 · 빅데이터 · 폰노이만 구조 · 양자컴퓨터 · 행위자 모델 · 인코딩(유니코드 · MBCS) · 네트워크 · 컴퓨터 보안 · OCR · 슈퍼컴퓨터 · 튜링 머신 · FPGA · 딥러닝 · 컴퓨터 구조론 · 컴퓨터 비전 · 컴퓨터 그래픽스 · 인공지능 · 시간 복잡도(최적화) · 소프트웨어 개발 방법론 · 정보처리이론 · 재귀 이론 · 자연 언어 처리(기계 번역 · 음성인식)
}}}


'''이론 컴퓨터 과학
{{{#fff

Theoretical Computer Science
'''

[ 펼치기 · 접기 ]
이론
기본 대상
수학기초론(수리논리학(논리 연산) · 계산 가능성 이론 · 범주론 · 집합론) · 이산수학(그래프 이론) · 수치해석학 · 확률론통계학] · 선형대수학
다루는 대상과 주요 토픽
계산 가능성 이론
재귀함수 · 튜링 기계 · 람다 대수 · 처치-튜링 명제 · 바쁜 비버
오토마타 이론
FSM · 푸시다운 · 튜링 머신(폰노이만 구조) · 정규 표현식 · 콘웨이의 생명 게임
계산 복잡도 이론
점근 표기법 · 튜링 기계^고전, PRAM, 양자, 비결정론적^ · 알고리즘 · 자료구조 · 알고리즘 패러다임(그리디 알고리즘, 동적 계획법)
수학적 최적화
조합 최적화
외판원 순회 문제 · 담금질 기법 · 유전 알고리즘 · 기계학습
볼록 최적화
내부점 방법 · 경사하강법
선형계획법
심플렉스법
정보이론
데이터 압축(무손실 압축 포맷 · 손실 압축 포맷) · 채널 코딩(채널 용량) · 알고리즘 정보 이론(AIT) · 양자정보과학
컴퓨팅 방법론
병렬 컴퓨팅(병렬 아키텍처 · 암달의 법칙 · 병렬 알고리즘) · 분산 컴퓨팅(분산 알고리즘 · 클러스터 컴퓨팅 · 그리드 컴퓨팅 · 클라우드 컴퓨팅) · 멀티코어 컴퓨팅 · 대칭형 다중 처리(SMP)
암호학
해시(MD5 · 암호화폐 · 사전 공격(레인보우 테이블) · SHA) · 양자 암호
대칭키 암호화 방식
블록 암호 알고리즘(AES · ARIA · LEA · Camellia) · 스트림 암호 알고리즘(RC4)
공개키 암호화 방식
공개키 암호 알고리즘(타원 곡선 암호 · RSA) · 신원 기반 암호 알고리즘(SM9)
프로그래밍 언어이론
프로그래밍 언어(함수형 언어 · 객체 지향 프로그래밍) · 메타 프로그래밍 · 형식언어 · 유형 이론 · 프로그래밍 언어 의미론 · 컴파일러 이론
주요 알고리즘 및 자료구조
기초
정렬 알고리즘 · 순서도 · 탐색 알고리즘
추상적 자료형 및 구현
배열^벡터^ · 리스트^연결 리스트^ · 셋(set)^레드-블랙 트리, B-트리^ · 우선순위 큐^, 피보나치 힙^
계산 수론 및 암호학
밀러-라빈 소수판별법 · Pollard-rho 알고리즘 · 쇼어 알고리즘 · LLL 알고리즘
계산기하학
볼록 껍질 · 들로네 삼각분할 및 보로노이 도형^Fortune의 line-sweeping 알고리즘^ · 범위 탐색^vp-tree, R-tree^ · k-NN
그래프 이론
탐색^BFS, DFS, 다익스트라 알고리즘, A* 알고리즘^ · 에드몬드-카프 · 크루스칼 알고리즘 · 위상 정렬 · 네트워크 이론
정리
정지 문제대각선 논법 · 암달의 법칙 · P-NP 문제미해결 · 콜라츠 추측미해결
틀:이산수학 · 틀:수학기초론 · 틀:컴퓨터공학





파일:cputrend.png
마이크로프로세서 트렌드 데이터 [1]

파일:external/pbs.twimg.com/Bp6LyiLCUAEUZWD.jpg
고작 9년 사이에 용량이 128MB에서 128GB1000배[2]나 펄쩍 뛰어오른 SD 카드[3]

1. 개요
2. 상세
3. 한계
4. 전망
5. 기타
6. 관련문서



1. 개요[편집]


Moore's Law

인텔의 창립자 고든 무어(Gordon Moore)가 1965년에 발견한 관찰 결과로 켈리포니아 공과대학의 교수 카버 미드가 발견자 고든 무어의 이름을 따 명명했다.

해당 법칙은 반도체에 집적하는 트랜지스터 수는 1 ~ 2년마다 2배로 증가한다는 것이다.

고든 무어는 최초에는 1년마다 2배씩 증가한다고 관찰했으나 10년 뒤에 2년마다 2배로 정정했다. 이를 인텔의 임원 데이비드 하우스가 18개월마다 2배씩 증가하고 가격은 반으로 떨어진다.라고 정의해 일반적으로 데이비드 하우스의 수정본이 무어의 법칙으로 대중들에게 알려져 있다.

2021년 인텔의 CEO 펫 겔싱어는 2년마다 2배 이상의 집적도 증가인 슈퍼 무어의 법칙을 발표했다.


2. 상세[편집]


당시 페어차일드 반도체의 연구 개발 이사로 근무하고 있던 고든 무어는 1965년 잡지 '일렉트로닉스'에서 반도체의 미래에 대한 기고를 요청받았는데 그는 이런 글을 남겼다.

The complexity for minimum component costs has increased at a rate of roughly a factor of two per year. Certainly over the short term this rate can be expected to continue, if not to increase. Over the longer term, the rate of increase is a bit more uncertain, although there is no reason to believe it will not remain nearly constant for at least 10 years.

최소 구성 요소 비용에 대한 복잡성은 연간 약 2배의 비율로 증가했습니다. 단기적으로 이 비율은 증가하지 않더라도 확실히 계속될 것으로 예상할 수 있습니다. 장기적으로 보면 증가율이 다소 불확실하지만 적어도 10년 동안 거의 일정할 것이라고 못 믿을 이유는 없습니다.


그리고 캘리포니아 공과대학 교수였던 카버 미드(Carver Mead)는 이를 '무어의 법칙'이라는 이름을 붙였다. 물론 자연 법칙이 아니라 경험적 모델에 근간한 경험 법칙이지만, 전자 산업계가 따라야 할 덕목으로서 이름을 붙인 것이라고 한다. IT업계에 관심있거나 업계 종사자라면 한번쯤은 다 들어봤을 법한 명칭이다.

10년 후인 1975년, 고든 무어는 법칙을 2년마다 2배씩 증가한다고 수정했다.

간혹 무어의 법칙을 18개월이라고 오해하는 경우가 많은데, 당시 인텔 임원이었던 데이비드 하우스의 주장을 잘못 인용한 것이 원인이다. 1975년 하우스는 무어의 수정된 법칙에 따라 컴퓨터 칩 성능이 18개월마다 약 두 배로 증가한다는 것을 뜻한다고 말했는데 이것이 와전된 것이다.

45년 뒤 2021년 10월에 인텔의 CEO 팻 겔싱어는 3D 적층술을 이용해 2년마다 2배 이상의 집적도가 가능한 슈퍼 무어의 법칙을 발표한다.


3. 한계[편집]


가장 근본적인 물리법칙상 란다우어의 원리에 따르면 정보를 지울 때 발생하는 열 에너지(=소모되는 다른 형태의 에너지)는 열역학 제2법칙에 의해 25℃의 실온에서 22.8262J/ZB(=26.9484J/ZiB)보다 작을 수 없다.[4] 그러나 여러 가지 현실적인 문제들까지 감안하면 이것보다 훨씬 높은 값에서 실질적인 한계치에 도달할 가능성이 높다.

공정도 점점 세밀해져, 2019년 기준 최신 CPU인 AMD마티스 기준으로 7nm 공정까지 왔다. 하지만 5nm쯤 되면 기존 불화아르곤 공법으로는 생산이 불가능할 정도로 미세할 뿐만 아니라 양자터널링 현상으로 인해 회로를 구성하는 원자의 전자가 다른 곳으로 워프하는 양자역학적인 문제가 생기기 때문에 근접 회로에 합선이 일어날 수 있다. 이때쯤이면 더 이상 집적도를 높일 수 없기에 무어의 법칙은 반드시 깨지게 된다. 2010년 들어 느려진 무어의 법칙으로 예측하더라도 2020년 이후 공정이 5~6nm인 수준에 도달할 것이고 이 이후에는 발전 속도가 늦어질 것이라는 전망이 있었다. 그러나 이 문제를 극복하기 위한 EUV(극자외선)공법과 GAAFET 공법이 각각 개발/적용 중이다. # 그리고 2019년 삼성이 무려 5nm 공정을 개발하여 무어의 법칙이 깨질 시기가 뒤로 늦춰졌다. # 이미 2020년부터 양산해서 애플의 A14M1칩 생산에 사용되었고 이후 스냅드래곤 888, 엑시노스 2100 에도 5nm 공정이 적용되었다. 또한 2022년 상반기에 GAA 공법을 적용한 3nm 초도 양산에도 성공했다. 다만 3나노부터 무어의 법칙이 깨질 거라는 우려가 나오고 있다.

2015년 7월 IBM에서 7nm 공정으로 시험 생산한 칩을 발표하며 이 이상으로 무어의 법칙은 유지되기 힘들 것이니, 무어의 법칙을 겉보기 집적도라는 개념으로 재정의하자는 의도의 글을 실었다. 즉, 공정 미세화가 이루어지지 않더라도 공정 미세화가 이루어진 효과(저전력, 성능 향상, 다이 면적 감소 등)는 일어나게 하자는 것.[5]

또한, 무어의 법칙은 또 다른 한계에 직면했다. 그것은 바로 경제성의 문제다. 과거에는 집적도가 오를수록 원가 절감도 동시에 이루어졌지만, 이제는 원가 절감이 불가능한 영역에 이르렀다는 것. 조엘 하트만 ST마이크로일렉트로닉스 제조 총괄 부사장은 “회로선 폭은 어떻게든 줄일 수 있겠지만 28nm 이후로는 오히려 제조 비용이 상승한다” 라고 이야기했고, 핸델 존스 IBS CEO도 “반도체 업계는 칩 면적을 줄이면서 원가를 낮춰왔지만 차세대 공정에선 그 간의 원가 절감은 기대할 수 없다" 라고 언급하기도 했다. 실제로 반도체 업계의 고위 관계자들은 20nm 이후로는 기술적 구현의 측면이 아니라 경제성의 측면에서 무어의 법칙이 멈출 것으로 점치고 있다. 또한, 아래에서 제시한 대로 새로운 방법을 사용한다고 해도 경제성의 문제는 여전히 해결하기 어려운 난제로 남아 있을 것이다.[6] 2022년에 엔비디아 CEO 젠슨 황은 자사의 제품을 큰 폭으로 인상하면서 가격이 너무 올라 무어의 법칙은 끝났다고 선언한다.# 다만 무어의 법칙은 집적도에 관련된 법칙이라 경제성으로 인한 한계는 데이비드 하우스의 법칙이 깨진 것으로 볼 수 있다.
파일:e47-c7d1e3bcff1e.jpg
실제로 AMD는 무어의 법칙이 2019년부터 둔화되고 있기는 하나 여전히 유효한 법칙이라고 2022년 발표했다.#

사실 단일 연산 유닛의 동작 속도를 높여서 연산 속도를 높이는 방식은 이미 한참 전에 거의 끝나 있다. 멀티코어 프로세서가 그 때문에 도입된 기술이고, 현재 멀티코어 기술은 프로그램의 병렬화 수준에 따라 정도는 다르지만 코어의 숫자 그대로 온전히 연산 속도를 내지 못한다. 현재 CPU 속도는 L2 캐시와 아키텍처 개선을 통해 높이는 것이 대세. 또한 GPGPU 같이 작은 코어를 잔뜩 때려박아서 연산 속도를 높이는 방식은 아직도 유효하다. 슈퍼컴퓨터 역시 같은 원리로 성능이 향상 중이다. 그리고 SoC처럼 하나의 칩에 다양한 기능을 넣는 등 컴퓨터 기술은 다양하고 광범위한 방향으로 발전하고 있다.

CPU를 제외하고도 컴퓨터 성능을 올릴 수 있는 방법은 그 외에도 여러가지가 있다. 예를 들면 IBM에서 저장 밀도를 100배까지 올릴 수 있는 기술도 찾아냈다. 하지만 이 기술은 보관 온도나 소음, 작은 충격에도 예민할 가능성이 높아서 상용화는 아직 먼 미래. SSD, SD카드, USB 메모리 등을 포괄하는 플래시 메모리가 무어의 법칙이 현재진행형으로 적용되는 몇 안 남은 분야. 그나마도 성장세가 둔화되고 있다. 위 사진에서 2014년에 128GB MicroSD가 나왔으나, 4년이 지난 2018년에도 512GB MicroSD가 나온 것이 전부다. 아직까지는 무어의 법칙이 지켜지고 있으나 앞으로의 흐름을 생각해보았을 때, 마이크로 SD카드 에서도 무어의 법칙이 곧 깨질 것이다. 무엇보다도 컴퓨터와 다르게 256GB와 같은 고용량 마이크로 SD카드는 저용량 마이크로 SD카드에 밀려 잘 팔리지도 않고, 많이 팔지도 않는다. 2018년 현재로서는 3D 수직적층 낸드 기술이 가장 유력한 희망인 상황.그러나 2019년에 다시 1TB 마이크로 SD카드가 발표되었다. 2020년에는 산화 하프늄(HfO2)을 사용한 원자 단위 메모리를 만들 가능성이 열리게 되었다. 관련 기사 상용화에 성공할 경우 손톱만한 저장장치에 500TB의 데이터를 저장 가능할 것으로 보인다.


4. 전망[편집]


2022년 기준으로 아직 삼성전자TSMC가 지속적으로 공정 미세화를 이루어내고 있어서 언제 무어의 법칙이 끝날지 알 수 없는 상황이다. TSMC는 이미 4nm를 양산해서 미디어텍에게 납품하고 있고 삼성은 2022년 상반기에 GAA 공정을 적용한 3nm 양산에 성공했다. 이하 2nm도 준비 중이며 심지어 2050년 0.1nm까지 개발 및 달성이 가능하다고 한다. [7] 로드맵에 엄연히 0.1nm가 언급된 만큼 사실이라면 적어도 2050년까지 늦출 수 있을 것으로 보인다. 물론 실제로 가능할지는 현재로서는 알 수 없지만 기술력 발전에 따라 갈릴 것으로 보인다. [8]

트랜지스터 밀도에 관련돼선 무어의 법칙이 물리 법칙에 제한받아서 사실상 폐기되면 개인용 컴퓨팅 환경에서 성능 향상을 꾀하기 위한 대안은 여러 가지 있다.

  • 가정용 컴퓨터의 서버화 - 컴덕과 워크스테이션 환경에선 이미 진행되는 추세로, 말 그대로 CPU와 GPU 여러 개를 박아 넣어 해결하는 방식이다. 물론 병렬연산과 그와 관련된 최적화 부분에서 기술적 발전이 필요하긴 하지만 점진적인 발전이 계속해서 있는 분야이기도 하고, 이쪽은 물리 법칙과 씨름할 필요 없이 공밀레로 잡고, 충분히 냉각과[9] 소음만 적절히 잡으면 근미래에도 충분한 메리트가 있는 방법이다. 이쪽으로 나가게 되면 1990년대처럼 컴퓨터를 아예 냉장고 같은 가구로 변모시키거나, 에어컨 설비처럼 눈에 안 보이게 때려박고 중요한 입출력 단자를 가정에 확보하는 방식으로 나아갈 것이다. 가정에 있는 사람들 개개인이 컴퓨터를 가지지 않고 적절하게 연산량을 배분 받아서 쓸 수 있고, 이론적으로는 휴대기기들을 가정 환경에서는 그냥 원격 입출력 기기로 쓰는 방식으로 휴대기기의 소비 전력 제한으로 인한 성능 제한을 없앨 수 있다는 점도 눈여겨 볼 수 있다.
  • 클라우드 컴퓨팅 - 말 그대로 클라우드에 있는 컴퓨터를 리스해서 월간 혹은 연간 비용을 얼마씩 지불하고 연산력을 할당받는 체계이다. 상술한 가정용 서버에 비해서 초기 투자 비용이 들지 않고 개인 차원에선 발열 부담이 줄어든다는 장점이 있다. 나머지 장단점은 서버가 집에(혹은 근처에) 있냐, 아니면 외딴 곳 데이터 센터에 있냐의 차이를 제외하면 대부분 공유한다. 구글을 비롯한 기업들도 이 분야로 꾸준히 투자를 하고 있으며, 통신 기술이 발전함에 따라 클라우드 게이밍이 가능해질 정도로 레이턴시가 짧아지고 대역폭이 늘어나고 있어 이쪽도 상당한 가능성이 있다. 만일 양자 컴퓨팅이 가정 환경에서 상용화 된다면 이 방향으로 나갈 가능성이 높다. 다만 이 경우 통신 인프라의 신뢰성이 매우 우수해야 하기 때문에 위의 가정용 컴퓨터의 서버화보다는 시간이 더 걸릴 것이다.
  • 아키텍처 개선 - ARM CEO가 직접 언급한 부분으로, 전성비를 통해 무어의 법칙을 대체할 수 있다고 주장했다. 현재 컴퓨터 대다수가 x86기반이라 ARM이나 RISC-V라면 얘기가 달라지기 때문이다. 같은 공정이라도 ARM의 소비 전력과 발열량이 더 적으면서 성능도 전혀 꿇리지 않으므로 전성비를 통해 무어의 법칙을 극복할 수 있다는 것. 이미 Apple Silicon칩인 M1만 해도 발열량과 소비 전력 대비 성능이 매우 높게 나와서 많은 회사들이 ARM에 큰 관심을 가지기 시작했다. 아예 RISC-V는 ARM보다 더 적은 소비 전력을 가지고 있는데 5GHz를 고작 1W로 구현하며 1000개의 CPU 코어를 20W로 구현한 프로토타입까지 나온 상태다. 기존 x86으로는 한계가 있다면 차라리 ARM과 RISC-V로 개선하는 게 더 현실적이라고 할 수 있다.
  • 양자 컴퓨터 - 양자 터널링을 제어할 수 없게 될 정도로 회로가 미세해졌을 때의 대안이 될 수 있는 기술이다. 자세한 내용은 해당 문서 참조. 그러나 2019년 기준으로 한창 연구 개발 중이기 때문에 상용화나 대중화까지는 시간이 걸릴 것으로 보인다.
  • 3차원 적층 - 마치 도시에서 토지가 부족하면 고층 건물을 건설하듯이 한정된 칩 공간을 더 효율적으로 활용하는 방법이다. 2차원 칩에서 빙 돌아가야 했던 배선을 위아래로 이어서 단축할 수 있을 뿐만 아니라 여러 층으로 쌓인 구조는 리버스 엔지니어링을 어렵게 만들면서 보안상의 장점도 가진다. 이미 3D NAND가 이 방법을 활용한 한 사례로 여러 단으로 NAND를 적층해서 안정성을 높이고 용량을 늘린 것이다. 비메모리 반도체의 경우 층과 층 사이에서 발생하는 열을 배출해야 하는 문제가 있기 때문에 다층화까지는 다소 시간이 걸릴 전망이다.[10]
  • 광학 컴퓨터 - 전자 회로 대신 광자를 이용한 광학 회로를 이용하여 연산하는 방법이다. 기존 실리콘 칩에 비해 에너지 소모와 발열이 적고 처리 속도도 빠르다.
  • 다진법 회로 - 기존 2진법 회로 대신 3진법 혹은 4진법의 다진법 회로를 이용하여 연산하는 방법이다. 같은 숫자를 저장하거나 나타낼 때 자릿수가 적게 드는 장점이 있으며, 절전 효과도 있다. 연구개발은 되어있으나, 기존 2진법 회로와의 논리 소통 문제로 인해 상용화가 어려운 상황이다.
  • 스핀트로닉스 - 기존 반도체와 달리 전자의 회전 방향(스핀)을 이용한 반도체를 대신 사용하는 방법이다. 전자의 스핀에 따라 1과 0을 처리한다.


5. 기타[편집]


  • 이름이 비슷한 무어의 법칙이라는 것도 있다. 캘빈 무어스라는 학자가 1959년에 먼저 발표한 이 법칙은 정보를 검색하고 소유하는 과정보다 그로 인해 얻는 정보의 가치가 상대적으로 가치가 없을 때 해당 시스템은 사용되지 않는다는 의미로 위의 무어의 법칙과 달리 오늘날 정보 검색 시스템의 설계에서 여전히 핵심적 의미를 가진다고 평가받고 있다.

  • 황의 법칙
2002년에 삼성전자의 황창규 기술총괄 사장이 발표한 것으로 집적 회로를 뛰어넘는 메모리의 발전으로 인해서 앞으로는 1년에 2배씩 용량이 증가할 것이라고 주장한 것인데 이후 계속해서 낸드 플래시 계열의 메모리가 급격히 발전하면서 실제로 증명되었다. 하지만 2010년, 불과 8년 만에 황의 법칙은 깨졌다. 무어의 법칙보다 늦게 주장한 법칙인데 깨지긴 더 일찍 깨졌다. 메모리의 하늘 높은 줄 모르고 솟던 용량과 바닥 낮은 줄 모르고 떨어지던 가격은 2014년 현재 정체 중. 삼성전자의 이미지 홍보와 기술 과시를 위해 주장한 다소 무리한 법칙이었다. 그래도 8년이나 가능했던 이유는 물론 삼성전자가 이 법칙을 억지로 맞추기 위해 공돌이를 갈아 넣었기 때문이다.

  • 왕의 법칙
3년 주기로 LCD 패널 값이 절반으로 떨어진다는 왕의 법칙이 있다. 참고가 될 기사.

  • P의 법칙: 팬택이 주장한 2~3년 주기로 새로운 모바일 디바이스가 등장할 전망, PC는 휴대성 결여라는 약점이 부각돼 5년 안에 사라질 것이라는 법칙. # 그러나 PC 시장은 여전히 건재하며 오히려 5년 뒤 팬(Pan)택이 먼저 사라졌다.

  • 이룸의 법칙 (Eroom's law)
무어의 법칙의 반대 개념으로 지수적 성장을 하지 못하고 발전이 정체되거나 오히려 로가리듬처럼 시간이 갈수록 발전 속도가 느려지는 분야에 사용되는 용어이다. 주로 신약 개발, 신소재, 배터리 등의 분야에서 이러한 현상이 발생한다.

  • 비르트 (Wirth)의 법칙
파스칼을 만든 스위스의 니클라우스 비르트가 1995년 IEEE에서 발표한 법칙으로 하드웨어 속도가 발전할수록 소프트웨어의 속도는 더 느려진다는 법칙이다. 웹이 대세가 된 이후 간단한 데스크톱용 프로그램조차도 웹으로 만들면서 C/C++가 차지하던 영역마저 자바스크립트가 비집고 들어오면서 이 법칙을 잘 실현하는 중이다.


6. 관련문서[편집]



파일:크리에이티브 커먼즈 라이선스__CC.png 이 문서의 내용 중 전체 또는 일부는 2023-11-28 10:42:32에 나무위키 무어의 법칙 문서에서 가져왔습니다.

[1] 트랜지스터 수 뿐만 아니라 싱글 스레드 정수 연산 성능, 클럭, 소비 전력, 논리적 코어(스레드) 수도 보여준다.[2] 1024배가 아닌 이유는 기억장치/표기 용량과 실제 문서 참조.[3] 비슷한 사례로는 닌텐도 DS닌텐도 스위치의 램 용량이 있다. (4MiB, 4GiB)[4] 무손실 압축 포맷으로 압축 가능한 이론상 최소 용량 기준이다.[5] 예시로 MOSFET의 산화막 교체를 들 수 있다. 본래는 SiO2를 사용하지만 SiO2를 너무 얇게 하면 상술한 터널링 등의 문제가 심각해지는데, 이를 유전율이 더 높은 HfO2로 대체하여 SiO2보다 더 두꺼우면서 같은 효과를 내는 것. 예를 들어 만약 SiO2의 1nm와 HfO2의 5nm가 같은 효과를 보여준다면 실제로는 HfO2 5nm를 사용하지만 겉보기엔 SiO2 1nm를 사용한 것으로 간주하는 것이다.[6] AMD의 자료를 보면 공정 미세화가 계속될수록 다이 면적 당 가격이 가파르게 상승하고 있다. 특히 14nm/16nm와 7nm의 가격 차이는 무려 2배에 달한다. 괜히 I/O 다이를 따로 분리해 놓은 것이 아닌 셈이다.[7] 0.1nm면 수소 원자 크기밖에 안 된다.[8] 기존의 실리콘 대신 아예 새로운 재료를 사용하는 방법도 있다. 후보 물질로는 산화갈륨(Ga2O3), 텔루륨 등이 있으며, 그래핀 또는 탄소나노튜브를 재료로 하는 탄소 기반 반도체도 연구 중이다. 탄소나노튜브 트랜지스터의 경우 1nm의 크기도 가능할 것으로 보고 있으며, 특히 나선 구조를 가진 텔루륨을 이용할 경우 원자 크기에 가까운 트랜지스터를 만들 수 있을 것으로 예상되고 있다. #[9] 칩이 많아지면 그만큼 발열이 많아지니 그 열을 어딘가로 빼기는 해야 한다. 이를 역이용해 컴퓨터를 온수기로 활용하는 아이디어가 나온 바 있다.[10] 실제로 인텔 버전 갤럭시 북 S는 3차원 적층을 한 CPU를 사용해 퀄컴 버전에 비해 발열 제어가 잘 안 되는 모습을 보여주었다.