인텔/FPGA

분류

인텔

상위 문서: 인텔

1. 용어 설명

2. Max 시리즈

2.1. Max V CPLD (180 nm)

2.2. Max 10 FPGA (55 nm)

3. 60 nm 포트폴리오

3.1. Cyclone IV

4. 28 nm 포트폴리오

4.1. Cyclone V

4.2. Arria V

5. 10세대 포트폴리오

5.1. Cyclone 10 LP (60 nm)

5.2. Cyclone 10 GX (20 nm)

5.3. Arria 10 (20 nm)

6. 14 nm 기반 Stratix 10

6.1. Stratix 10 GX

6.2. Stratix 10 SX

6.3. Stratix 10 TX

6.4. Stratix 10 MX

6.5. Stratix 10 DX

6.6. Stratix 10 NX

6.7. Stratix 10 AX

7. 10 nm SuperFin/Intel 7 기반 Agilex

7.1. Agilex 3 B-시리즈 (출시 예정)

7.2. Agilex 3 C-시리즈 (출시 예정)

7.3. Agilex 5 D-시리즈 (Intel 7)

7.4. Agilex 5 E-시리즈 (Intel 7)

7.5. Agilex 7 F-시리즈 (Intel 10 nm SuperFin)

7.6. Agilex 7 I-시리즈 (Intel 10 nm SuperFin)

7.7. Agilex 7 M-시리즈 (Intel 7)

7.8. Agilex 9 Direct RF-시리즈 (Intel 10 nm SuperFin)

1 . 용어 설명[편집]

2 . Max 시리즈[편집]

2.1 . Max V CPLD (180 nm)[편집]

2.2 . Max 10 FPGA (55 nm)[편집]

3 . 60 nm 포트폴리오[편집]

3.1 . Cyclone IV[편집]

분류

인텔

모델명	LE	M9K 메모리 (Kb)	18x18 곱셈기	PLL
Cyclone IV E FPGA 제품군
Cyclone IV GX FPGA 제품군

4 . 28 nm 포트폴리오[편집]

4.1 . Cyclone V[편집]

분류

인텔

모델명	LE	LAB			M10K 메모리 (Kb)	DSP	PLL	프로세서 (Arm Cortex-A9)
모델명	LE	ALM	레지스터	MLAB 메모리 (Kb)	M10K 메모리 (Kb)	DSP	PLL	코어 수	주파수(GHz)
Cyclone V E FPGA 제품군
5CSEA2	25.0 K	9,434	37,736	196	1,760	25	4	-	-
5CSEA4	49.0 K	18,480	73,920	303	3,080	66	4	-	-
5CSEA5	77.0 K	29,080	116,320	424	4,460	150	6	-	-
5CSEA7	149.5 K	56,480	225,920	836	6,860	156	7	-	-
5CSEA9	301.0 K	113,560	454,240	1,717	12,200	342	8	-	-

4.2 . Arria V[편집]

분류

인텔

모델명	LE	LAB			M10K 메모리 (Kb)	DSP	PLL	프로세서 (Arm Cortex-A9)
모델명	LE	ALM	레지스터	MLAB 메모리 (Kb)	M10K 메모리 (Kb)	DSP	PLL	코어 수	주파수(GHz)
Arria V GX FPGA 제품군
5AGXA1	75 K	28,302	113,208	463	8,000	240	10	-	-
5AGXB7	504 K	190,240	760,960	2,906	24,140	1,156	16	-	-

5 . 10세대 포트폴리오[편집]

5.1 . Cyclone 10 LP (60 nm)[편집]

5.2 . Cyclone 10 GX (20 nm)[편집]

5.3 . Arria 10 (20 nm)[편집]

6 . 14 nm 기반 Stratix 10[편집]

6.1 . Stratix 10 GX[편집]

6.2 . Stratix 10 SX[편집]

6.3 . Stratix 10 TX[편집]

6.4 . Stratix 10 MX[편집]

6.5 . Stratix 10 DX[편집]

6.6 . Stratix 10 NX[편집]

6.7 . Stratix 10 AX[편집]

7 . 10 nm SuperFin/Intel 7 기반 Agilex[편집]

7.1 . Agilex 3 B-시리즈 (출시 예정)[편집]

7.2 . Agilex 3 C-시리즈 (출시 예정)[편집]

7.3 . Agilex 5 D-시리즈 (Intel 7)[편집]

분류

인텔

모델명	LE	LAB			M20K 메모리 (Mb)	DSP	PLL
		ALM	레지스터	MLAB 메모리 (Mb)
A5D 010	103,250	35,000	140,000	1.09	10.43	276	8+11

7.4 . Agilex 5 E-시리즈 (Intel 7)[편집]

7.5 . Agilex 7 F-시리즈 (Intel 10 nm SuperFin)[편집]

7.6 . Agilex 7 I-시리즈 (Intel 10 nm SuperFin)[편집]

7.7 . Agilex 7 M-시리즈 (Intel 7)[편집]

7.8 . Agilex 9 Direct RF-시리즈 (Intel 10 nm SuperFin)[편집]

이 문서의 내용 중 전체 또는 일부는 2023-12-15 00:18:05에 나무위키 인텔/FPGA 문서에서 가져왔습니다.

인텔/FPGA

분류

1. 용어 설명[편집]

2. Max 시리즈[편집]

2.1. Max V CPLD (180 nm)[편집]

2.2. Max 10 FPGA (55 nm)[편집]

3. 60 nm 포트폴리오[편집]

3.1. Cyclone IV[편집]

분류

4. 28 nm 포트폴리오[편집]

4.1. Cyclone V[편집]

분류

4.2. Arria V[편집]

분류

5. 10세대 포트폴리오[편집]

5.1. Cyclone 10 LP (60 nm)[편집]

5.2. Cyclone 10 GX (20 nm)[편집]

5.3. Arria 10 (20 nm)[편집]

6. 14 nm 기반 Stratix 10[편집]

6.1. Stratix 10 GX[편집]

6.2. Stratix 10 SX[편집]

6.3. Stratix 10 TX[편집]

6.4. Stratix 10 MX[편집]

6.5. Stratix 10 DX[편집]

6.6. Stratix 10 NX[편집]

6.7. Stratix 10 AX[편집]

7. 10 nm SuperFin/Intel 7 기반 Agilex[편집]

7.1. Agilex 3 B-시리즈 (출시 예정)[편집]

7.2. Agilex 3 C-시리즈 (출시 예정)[편집]

7.3. Agilex 5 D-시리즈 (Intel 7)[편집]

분류

7.4. Agilex 5 E-시리즈 (Intel 7)[편집]

7.5. Agilex 7 F-시리즈 (Intel 10 nm SuperFin)[편집]

7.6. Agilex 7 I-시리즈 (Intel 10 nm SuperFin)[편집]

7.7. Agilex 7 M-시리즈 (Intel 7)[편집]

7.8. Agilex 9 Direct RF-시리즈 (Intel 10 nm SuperFin)[편집]

관련 문서